TMS320 C6000DSP结构原理与硬件设计【2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载】

TMS320 C6000DSP结构原理与硬件设计PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 TMS320 C6000系列DSP简介1

1.1 概述1

1.2 C6000 DSP的定点和浮点系列及代码兼容性2

1.3 TMS320 C6000 DSP技术特征6

1.3.1 高度并行的CPU结构6

1.3.2 灵活的存储器配置7

1.3.3 丰富的外设模块8

1.4 本书的结构安排与导读14

第2章 中央处理单元CPU工作原理分析16

2.1 CPU的组成单元16

2.2 CPU的程序执行机构——数据通道17

2.2.1 通用寄存器组A和B20

2.2.2 功能单元与指令映射20

2.2.3 寄存器组交叉路径23

2.2.4 数据存储器的读取和存储路径23

2.2.5 数据地址路径与寻址方式23

2.3 CPU的取指、译码与分配机制——流水线操作24

2.3.1 取指阶段24

2.3.2 译码阶段26

2.3.3 执行阶段26

2.4 控制寄存器30

2.5 中断控制与中断选择33

2.5.1 中断类型与优先级33

2.5.2 有关中断的控制寄存器34

2.5.3 中断服务表36

2.5.4 中断选择39

第3章 C6000 DSP内部存储器结构分析43

3.1 C6000 CSP的存储器映射43

3.2 C620X/C670X DSP片内存储器结构46

3.2.1 片内程序存储器的管理与工作模式46

3.2.2 C620X/C670X DSP的片内数据存储器49

3.3 C621X/C671X DSP片内分层的存储器结构51

3.3.1 第一级数据缓存L1D52

3.3.2 第一级程序缓存L1P54

3.3.3 第二级存储器L255

3.4 存储器的控制寄存器58

3.5 高速缓存的管理61

第4章 增强的直接存储器访问EDMA结构与原理62

4.1 EDMA概述62

4.1.1 直接存储器访问62

4.1.2 增强型直接存储器访问64

4.2 EDMA基本结构65

4.2.1 EDMA的组成65

4.2.2 参数RAM体说明66

4.3 EDMA控制寄存器69

4.3.1 EDMA事件选择寄存器ESEL0/1/370

4.3.2 EDMA优先级队列状态寄存器PQSR73

4.3.3 EDMA通道中断挂起寄存器CIPR74

4.3.4 EDMA通道中断使能寄存器CIER74

4.3.5 EDMA通道链接使能寄存器CCER75

4.3.6 EDMA事件寄存器ER75

4.3.7 EDMA事件使能寄存器EER76

4.3.8 EDMA事件清除寄存器ECR77

4.3.9 EDMA事件设置寄存器ESR78

4.4 EDMA的传输过程78

4.4.1 EDMA的初始化与启动78

4.4.2 EDMA传输的同步控制79

4.4.3 EDMA传输的类型80

4.4.4 单元大小和计数更新83

4.4.5 源地址／目的地址更新84

4.4.6 链接和终止一个EDMA传输87

4.4.7 EDMA的性能分析90

4.5 快速直接存储器访问工作原理90

4.5.1 初始化一个QDMA传输90

4.5.2 QDMA寄存器91

4.5.3 QDMA性能分析和优先级92

4.6 EDMA应用实例92

4.6.1 单元同步的一维到一维数据传输93

4.6.2 阵列同步的二维到二维数据传输94

4.6.3 块同步的一维到二维数据传输94

第5章 外部存储器接口EMIF结构原理与使用96

5.1 EMIF概述96

5.2 EMIF接口信号与说明98

5.3 EMIF的控制寄存器101

5.3.1 EMIF全局控制寄存器GBLCTL102

5.3.2 EMIF CE空间控制寄存器CECTL0～3103

5.3.3 EMIF SDRAM控制寄存器SDCTL105

5.3.4 EMIF SDRAM时序控制寄存器SDTIM106

5.3.5 EMIF SDRAM扩展寄存器SDEXT107

5.4 EMIF与存储器的接口及时序说明109

5.4.1 存储器宽度109

5.4.2 EMIF存储请求优先级110

5.4.3 EMIF的SDRAM接口及时序说明110

5.4.4 EMIF的SBSRAM接口及时序说明119

5.4.5 EMIF的ASRAM接口120

5.5 EMIF使用实例122

5.5.1 EMIF与异步FIFO存储器的接口实例122

5.5.2 EMIF与FLASH存储器接口实例124

第6章 主机接口HPI的结构原理与应用126

6.1 HPI概述126

6.2 HPI的结构与外部引脚描述128

6.3 HPI的寄存器132

6.3.1 HPI数据寄存器HPID133

6.3.2 HPI地址寄存器HPIA133

6.3.3 HPI控制寄存器HPIC133

6.4 HPI总线时序135

6.4.1 HPID读时序135

6.4.2 HPID写时序137

6.4.3 HPIC和HPIA存取时序139

6.5 HPI的操作过程139

6.5.1 HPIC和HPIA初始化139

6.5.2 固定地址模式下的HPID读访问140

6.5.3 地址自增模式下的HPID读操作141

6.5.4 固定地址模式下的HPID写操作142

6.5.5 地址自增模式下的HPID写操作143

6.5.6 主机与DSP的相互中断144

6.6 HPI的应用实例145

6.6.1 MPC860与HPI的引脚连接145

6.6.2 MPC680的寄存器配置146

6.6.3 MPC680到HPI的时序确认148

第7章 多通道缓冲串行口McBSP结构原理与应用152

7.1 McBSP概述152

7.2 McBSP结构原理154

7.2.1 引脚说明155

7.2.2 时钟与帧同步产生156

7.2.3 采样率发生器159

7.3 McBSP的寄存器160

7.3.1 串行口控制寄存器SPCR160

7.3.2 接收控制寄存器RCR164

7.3.3 发送控制寄存器XCR166

7.3.4 采样率发生器寄存器SRGR168

7.3.5 多通道控制寄存器MCR169

7.3.6 接收通道使能寄存器RCER172

7.3.7 发送通道使能寄存器XCER173

7.3.8 增强的接收通道使能寄存器RCERE0～3174

7.3.9 增强的发送通道使能寄存器XCERE0～3176

7.3.10 引脚控制寄存器PCR179

7.3.11 数据接收寄存器DRR182

7.3.12 数据发送寄存器DXR182

7.4 McBSP的标准操作183

7.4.1 初始化过程184

7.4.2 接收操作188

7.4.3 发送操作188

7.4.4 中断产生190

7.5 McBSP的μ-律与A-律压扩原理191

7.5.1 压扩内部数据192

7.5.2 位顺序192

7.6 McBSP应用193

7.6.1 McBSP的主从模式应用193

7.6.2 应用实例196

第8章 多通道音频串行口McASP结构原理与应用204

8.1 McASP概述204

8.2 McASP结构与引脚208

8.2.1 McASP的时钟209

8.2.2 发送和接收时钟209

8.2.3 帧同步信号发生器211

8.2.4 串行器模块212

8.2.5 格式化单元213

8.2.6 状态机215

8.2.7 TDM成序器215

8.2.8 时钟检查电路215

8.2.9 引脚控制215

8.3 McASP的寄存器218

8.3.1 寄存器总表218

8.3.2 全局控制寄存器GBLCTL221

8.3.3 音频模式控制寄存器AMUTE223

8.3.4 外围识别寄存器PID225

8.3.5 数字环回控制寄存器DLBCTL225

8.3.6 数字模式控制寄存器DITCTL226

8.3.7 串行控制寄存器SRCTLn227

8.3.8 电源关闭和仿真管理寄存器PWRDEMU228

8.3.9 有关引脚功能与说明的寄存器229

8.3.10 有关接收部分的寄存器239

8.3.11 有关发送部分的寄存器251

8.3.12 有关通道的寄存器264

8.4 McASP的操作266

8.4.1 设置与初始化266

8.4.2 传输模式与反馈模式269

8.4.3 数据的发送与接收274

8.4.4 中断与出错管理280

8.5 McASP的应用例子288

第9章 定时器结构与工作原理290

9.1 定时器功能概述290

9.2 定时器的有关寄存器292

9.3 定时器的结构与工作原理294

9.3.1 定时器的引脚295

9.3.2 定时器时钟源的选择295

9.3.3 定时器的计数原理296

9.3.4 定时器脉冲产生模式296

9.3.5 定时器的中断与EDMA同步事件的产生297

9.4 定时器的使用方法297

9.4.1 定时器的复位与使能计数297

9.4.2 定时器的配置298

9.4.3 使用定时器的几点特殊考虑298

9.4.4 定时器的仿真操作299

第10章 I2C模块的原理与使用300

10.1 I2C模块的特点300

10.2 I2C模块的组成结构303

10.3 I2C模块的寄存器304

10.3.1 I2C主地址寄存器I2COAR305

10.3.2 I2C从地址寄存器I2CSAR305

10.3.3 I2C模式寄存器I2CMDR306

10.3.4 I2C状态寄存器I2CSTR310

10.3.5 中断使能寄存器I2CIER和中断源寄存器I2CISR313

10.3.6 预比例分频计数器I2CPSC314

10.3.7 时钟分频值寄存器I2CCLKL和I2CCLKH315

10.3.8 数据计数寄存器I2CCNT316

10.3.9 集成外设类型识别寄存器I2CPID1和I2CPID2316

10.3.10 数据接收寄存器I2CDRR和数据发送寄存器I2CDXR317

10.4 操作模式318

10.5 数据有效性与起始和停止条件319

10.6 串行数据格式320

10.6.1 7位寻址格式321

10.6.2 10位寻址格式321

10.6.3 自由数据格式321

10.6.4 可重复的起始条件322

10.7 仲裁322

10.8 时钟产生与时钟同步323

10.8.1 时钟产生323

10.8.2 时钟同步323

10.9 I2C模块产生的中断请求与EDMA事件324

10.9.1 I2C模块产生的中断请求324

10.9.2 I2C模块产生的EDMA事件326

10.10 I2C模块的使用指导326

第11章 通用目的输入输出GPIO的功能分析328

11.1 GPIO引脚与组成328

11.2 GPIO模块对引脚的处理330

11.3 GPIO的CPU中断和EDMA事件产生方式333

11.3.1 有关的GPIO寄存器334

11.3.2 直接通过模式337

11.3.3 逻辑运算模式338

11.3.4 逻辑输出GPINT的外部使用341

11.4 GPIO的中断和事件产生342

第12章 外围设备互连PCI接口原理343

12.1 TMS320 C6000 DSP的PCI端口概述343

12.2 PCI结构345

12.3 PCI寄存器347

12.3.1 PCI配置寄存器347

12.3.2 I/O寄存器350

12.3.3 存储器映射寄存器353

12.4 PCI的4种数据传输方式363

12.4.1 DSP主设备读操作363

12.4.2 DSP主设备写操作364

12.4.3 DSP从设备读操作364

12.4.4 DSP从设备写操作365

12.5 PCI的复位、中断与自举365

12.5.1 PCI的复位365

12.5.2 PCI中断与状态报告365

12.5.3 PCI的出错处理366

12.5.4 PCI的自举367

第13章 扩展总线XBUS的原理和应用369

13.1 概述369

13.2 扩展总线的结构370

13.3 扩展总线寄存器373

13.3.1 扩展总线全局控制寄存器XBGC374

13.3.2 扩展总线XCE空间控制寄存器XCECTL375

13.3.3 扩展总线主机接口控制寄存器XBHC376

13.3.4 扩展总线内部主设备地址寄存器XBIMA377

13.3.5 扩展总线外部地址寄存器XBEA377

13.3.6 扩展总线数据寄存器XBD378

13.3.7 扩展总线内部从设备地址寄存器XBISA378

13.4 扩展总线I/O操作模式379

13.5 扩展总线主机操作模式384

13.5.1 同步主设备端口模式384

13.5.2 异步主机端口模式391

13.6 扩展总线仲裁392

13.7 扩展总线的应用举例393

13.7.1 MPC68360与扩展总线的连接393

13.7.2 MPC68360的寄存器配置395

13.7.3 时序验证397

第14章 锁相环控制器和节能模式的工作原理400

14.1 PLL控制器的结构与工作原理400

14.1.1 PLL控制器的组成结构400

14.1.2 PLL控制器的工作原理401

14.1.3 PLL控制器的寄存器404

14.1.4 PLL的配置方法408

14.2 节能模式409

14.2.1 节能模式描述410

14.2.2 节电模式的触发与唤醒411

14.2.3 TMS320 C6202B/C6203B DSP外设的节电模式412

第15章 C6000 DSP应用系统的硬件设计414

15.1 C6000 DSP应用系统的组成框图414

15.1.1 C6000 DSP应用系统的时钟设计415

15.1.2 C6000 DSP应用系统的电源设计421

15.2 基于C6713的HFC网络反向通道噪声频谱实时监测系统426

15.2.1 前端信号调理电路427

15.2.2 A/D采样电路428

15.2.3 用FPGA实现FIFO和系统的逻辑控制428

15.2.4 DSP存储系统的扩展432

15.2.5 DSP与ARM的数据通信433

15.2.6 时钟、电源和复位电路436

15.2.7 系统调试436

15.3 TMS320 C6000 DSP应用系统组成框图438

15.3.1 超声系统438

15.3.2 网络安全视频监视系统438

15.3.3 核磁共振成像系统440

15.3.3 指纹生物特征识别系统441

附录 TMS320 C6713 DSP分组信号描述443

参考文献459