EDA技术及VHDL【2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载】

EDA技术及VHDLPDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

1 EDA技术概述1

1.1 EDA技术及其发展1

1.1.1 EDA技术的发展阶段1

1.1.2 EDA的发展趋势2

1.2 EDA技术的主要内容3

1.2.1 硬件描述语言3

1.2.2 大规模可编程逻辑器件4

1.2.3 软件开发工具4

1.2.4 实验开发系统5

1.3 EDA技术的基本工具5

1.3.1 设计输入编辑器6

1.3.2 综合器6

1.3.3 仿真器6

1.3.4 适配器（布局布线器）7

1.3.5 下载器7

1.4 EDA技术的基本设计思路7

1.4.1 EDA电路级设计7

1.4.2 EDA系统级设计8

1.5 EDA设计开发流程9

1.5.1 设计输入10

1.5.2 综合10

1.5.3 适配11

1.5.4 时序仿真与功能仿真11

1.5.5 编程下载12

1.5.6 硬件测试12

习题112

2 可编程逻辑器件13

2.1 可编程逻辑器件概述13

2.1.1 PLD发展历程13

2.1.2 可编程逻辑器件的特点13

2.1.3 可编程逻辑器件的分类14

2.2 简单PLD原理15

2.2.1 PLD中阵列的表示方法15

2.2.2 PROM16

2.2.3 PLA器件16

2.2.4 PAL17

2.2.5 GAL器件18

2.3 CPLD的结构与工作原理18

2.3.1 CPLD的基本结构19

2.3.2 Altera公司MAX系列CPLD简介19

2.4 FPGA结构与工作原理23

2.4.1 FPGA的基本结构23

2.4.2 Xilinx公司XC3000系列的结构24

2.5 常用FPGA/CPLD产品简介26

2.5.1 ALTERA公司的FPGA/CPLD器件系列26

2.5.2 Lattice公司CPLD器件系列27

2.5.3 Xilinx公司的FPGA/CPLD器件系列29

2.6 FPGA/CPLD的测试技术30

2.6.1 内部逻辑测试30

2.6.2 JTAG边界测试技术31

2.7 FPGA和CPLD的比较33

习题233

3 VHDL结构与要素34

3.1 实体34

3.1.1 实体说明34

3.1.2 类属（GENERIC）说明语句34

3.1.3 端口说明35

3.2 结构体36

3.3 库、程序包及配置38

3.3.1 库38

3.3.2 程序包40

3.3.3 配置42

3.4 VHDL文字规则42

3.4.1 数字型文字42

3.4.2 字符串型文字43

3.4.3 标识符43

3.4.4 下标名及下标段名45

3.5 VHDL数据对象45

3.5.1 常量（CONSTANT）45

3.5.2 变量（VARIABLE）46

3.5.3 信号（SIGNAL）46

3.6 VHDL数据类型47

3.6.1 VHDL的预定义数据类型47

3.6.2 IEEE预定义标准逻辑位与矢量49

3.6.3 其他预定义标准数据类型50

3.6.4 用户自定义数据类型方式51

3.6.5 类型转换53

3.7 VHDL操作符55

3.7.1 逻辑操作符56

3.7.2 关系操作符57

3.7.3 算数操作符58

3.7.4 并置操作符59

3.7.5 省略赋值操作符59

习题360

4 VHDL基本语句61

4.1 VHDL顺序语句61

4.1.1 赋值语句61

4.1.2 转向控制语句61

4.1.3 WAIT语句70

4.1.4 子程序调用语句72

4.1.5 返回语句（RETURN）78

4.1.6 断言语句（Assert）78

4.1.7 REPORT语句79

4.1.8 NULL语句79

4.2 VHDL并行语句81

4.2.1 并行信号赋值语句82

4.2.2 进程语句85

4.2.3 块语句（BLOCK）93

4.2.4 并行过程调用语句95

4.2.5 元件例化语句97

4.2.6 生成语句99

4.3 属性描述与定义语句102

习题4106

5 MAX+plus Ⅱ开发工具107

5.1 Max+plus Ⅱ开发系统的特点107

5.2 VHDL文本输入设计方法初步108

5.2.1 文本输入108

5.2.2 系统的编译、综合、适配109

5.2.3 时序仿真112

5.2.4 引脚锁定117

5.2.5 编程下载119

5.3 原理图输入设计方法120

5.3.1 原理图编辑工具120

5.3.2 原理图方式设计步骤121

5.3.3 设计流程归纳125

5.3.4 较复杂电路的原理图设计125

5.4 参数可设置LPM宏功能块应用129

5.4.1 基于LPM数控分频器设计130

5.4.2 编辑定制LPM_FF模块132

5.4.3 编辑定制LPM_FIFO模块134

5.4.4 基于LPM_ROM的4位乘法器设计138

5.5 波形输入设计方法142

5.6 VHDL与原理图混合设计方式144

习题5146

6 基本逻辑电路设计148

6.1 组合逻辑电路设计148

6.1.1 门电路148

6.1.2 编码器150

6.1.3 译码器154

6.1.4 选择器155

6.1.5 比较器157

6.1.6 加法器158

6.1.7 三态门及总线缓冲器160

6.2 时序逻辑电路设计164

6.2.1 时钟信号和复位信号164

6.2.2 触发器165

6.2.3 寄存器169

6.2.4 计数器173

6.3 有限状态机（FSM）174

6.3.1 状态机的功能和基本结构175

6.3.2 Moore型有限状态机的设计176

6.3.3 Mealy型有限状态机的设计183

习题6187

7 VHDL设计应用实例189

7.1 移位相加8位硬件乘法器电路设计189

7.1.1 设计原理189

7.1.2 硬件乘法器的设计190

7.1.3 系统仿真195

7.2 数字频率计的设计195

7.2.1 设计原理195

7.2.2 数字频率计的设计195

7.2.3 系统仿真200

7.3 电梯控制系统的设计200

7.3.1 设计要求200

7.3.2 设计思路201

7.3.3 设计实现201

7.3.4 系统仿真207

7.4 多功能信号发生器的设计208

7.4.1 设计思路208

7.4.2 多功能信号发生器的设计实现208

7.4.3 系统仿真213

7.5 数字闹钟系统设计215

7.5.1 闹钟系统的设计要求及设计思路215

7.5.2 闹钟系统的总体设计思路216

7.5.3 闹钟系统的控制器的设计216

7.5.4 闹钟系统的预置寄存器的设计222

7.5.5 闹钟系统的寄存器的设计223

7.5.6 闹钟系统的分频器的设计224

7.5.7 闹钟系统的时间计数器的设计225

7.5.8 闹钟系统的显示驱动器的设计227

7.5.9 闹钟系统的整体组装230

7.6 基于DDS的数字移相正弦信号发生器设计230

7.6.1 系统设计要求230

7.6.2 系统设计方案230

7.6.3 设计实现231

7.7 乒乓球游戏电路设计236

7.7.1 设计思路236

7.7.2 各模块的设计237

7.8 乐曲硬件演奏电路设计244

7.8.1 设计要求244

7.8.2 设计原理244

7.8.3 乐曲硬件演奏电路的设计245

7.8.4 乐曲硬件演奏电路的顶层设计252

7.8.5 系统仿真253

习题7253

8 实验254

实验一 原理图输入设计8位全加器254

实验二 含异步清零和同步时钟使能的4位加法计数器254

实验三 七段数码显示译码器设计256

实验四 数控分频器的设计257

实验五 4位十进制频率计设计259

实验六 用状态机实现序列检测器的设计262

实验七 用状态机对ADC0809采样控制电路的实现264

实验八 循环冗余校验（CRC）模块设计266

附录 GW48实验电路结构图269

部分习题参考答案280

参考文献298